บทความ

บทความนี้จะสอนวิธี simulate วงจรออปแอมป์ (Opamp) บน Cadence Virtuoso เพื่อทดสอบประสิทธิภาพของวงจร Opamp ที่เราออกแบบโดยการทดสอบ Stability Analysis, Transient Analysis, DC Analysis, Noise Analysis และ Corner Simulation

บทความนี้แสดงวิธีออกแบบ Single stage CMOS Opamp โดยจะต่อวงจรเป็นแบบ Symmetrical CMOS OTA (Operational Transconductance Amplifier) ร่วมกับการใช้ Cascode MOS current mirror เพื่อทำให้เราได้อัตราขยายที่สูง โดยจะแสดงตัวอย่างการออกแบบให้สามารถทำตามได้

บทความนี้จะสอนออกแบบ Cascode NMOS current mirror โดยใช้วิธีดูกราฟ Pre-computed lookup table เพื่อหาค่า Width และ Length ของ Transistor แต่ละตัว โดยในบทความจะอธิบายถึงวิธีการเลือก gm/id ของ Transistor แต่ละตัว และวิธีออกแบบวงจรไบอัสแรงดันเพื่อให้ได้ Cascode bias voltage เพื่อป้อนเป็นแรงดันในแก่วงจร Cascode current mirror รวมถึงการ Simulate เพื่อให้ได้ผลลัพธ์ที่ต้องการ

บทความนี้ เราจะอธิบายถึงวิธีแปลง Application requirements เพื่อให้ได้ Design specification ที่จะใช้ในการออกแบบ Opamp จาก Transistor โดยเราจะเริ่มจากการอธิบายหลักการของ Negative feedback loop ที่จะใช้เพื่อทำให้วงจรขยายมีความแม่นยำสูงขึ้น และแสดงตัวอย่างการออกแบบ Opamp design specifications

สอนวิธีออกแบบขนาดของ CMOS Transistor ด้วยการใช้วิธีดู Lookup Table ที่จะช่วยให้เราสามารถออกแบบ Transistor ได้อย่างแม่นยำกว่าการใช้สมการยำกำลังสองที่มีความคลาดเคลื่อนสูง โดยบทความจะอธิบายถึงทฤษฎี และวิธีใช้งาน Lookup table รวมถึงการ Setup Simulation เพื่อให้ได้ Lookup table

ในบทความนี้ เราจะพูดถึงวิธีการออกแบบ CMOS ออปแอมป์ (Operational Amplifier) หรือ CMOS Opamp ในรูปแบบของ Single-ended two-stage CMOS Opamp โดยใช้หลักการ Simulate and iterate ซึ่งเป็นเทคนิคที่ผมใช้บ่อยในการออกแบบวงจร Analog Mixed Signal